超越EPE预算：构建下一代计算光刻
SPIE Photomask Technology + EUV Lithography 会议上，来自IBM、Carl Zeiss SMT、Micron、ASML、Tekscend 和 Applied Materials 的专家小组讨论了边缘放置误差（EPE）正从单一光刻指标演变为系统级衡量标准。
#材料
Semiconductor Engineering Semiconductor Engineering 自对准 CFET 架构仿真：SRAM 面积较 N3 缩小 52.7%
Semiverse Solutions 团队基于 SEMulator3D 数字孪生工艺建模，提出采用 SA-BPR、SA-CT、SA-TSV 三个自对准模块的 SA-CFET 架构，并据此设计出 6T SRAM 与 NOT、NAND、NOR 逻辑标准单元。
Semiconductor Engineering 先进封装从晶圆转向面板会带来哪些问题
Semiconductor Engineering 梳理先进封装从 300mm 晶圆转向面板时暴露的工艺问题。