Semiconductor Engineering· Ed Sperling·· 3 小时前
SignatureIP CEO 谈芯粒设计中即插即用原型的加速难题
Accelerating Plug-And-Play Prototyping In Chiplet-Based Designs
事实摘要
SignatureIP CEO Purna Mohanty 讨论芯粒与共享内存资源带来的影响，以及多版本 I/O 的版本控制挑战。他指出，多芯片封装使验证难度上升，设计团队需同时使用仿真、硬件仿真和 FPGA 原型验证，而硬件加速工具与实际设计运行速度不一致也带来新问题。
原文与核验
这条信号在站内保留事实摘要与战略研判。完整内容和上下文请以原文为准；融资、并购与技术效果以原始披露为准。
正文 · 原文摘要
Shared resources, a mix of tools running at different speeds, and multiple dies are adding new challenges for design teams. The post Accelerating Plug-And-Play Prototyping In Chiplet-Based Designs appeared first on Semiconductor Engineering .
来源只提供摘要，完整内容请打开原文。
来源：Semiconductor Engineering · semiengineering.com