三校研究：硬件随机化缓存的实现开销与局限

鲁尔大学波鸿分校、马普安全与隐私研究所与佐治亚理工发表论文《Randomized Caches in Hardware: Challenges and Trade-offs》，把 CEASER-S、ScatterCache、SassCache 和 MIRAGE 四种随机化缓存设计集成到多核乱序 RISC-V SoC 的末级缓存（LLC）中，考察这些设计在真实硬件上的实现开销与局限。 论文的结论指向：随机化缓存并非没有代价，各设计在硬件实现中面临不同的取舍。具体开销与局限的量化结果尚未在报道中给出。

AI 根据报道生成 · 2 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。